VLSI NEXUS
VEXUS
Physical Design 지식을 배우고, 실험하고, 적용한다.
Learn the theory. Test the behavior. Apply the knowledge. Solve real engineering problems.
최신 문서
Theory, Guide, Command — 새로 추가되거나 수정된 문서
Theory · beginner
Clock Skew
Launch와 capture flop의 clock 도착 시간 차이인 clock skew가 setup과 hold slack에 반대 방향으로 작용하는 원리를 정리한다.
읽기 ›
Case Study · Troubleshooting · intermediate
Post-CTS에서 짧은 register-to-register path의 hold violation
CTS 후 서로 다른 clock branch에 연결된 인접 flop 사이에서 hold violation이 대량 발생한 사례. 원인은 local skew였고, hold buffer 삽입으로 해결했다.
읽기 ›
Theory · beginner
Setup / Hold Timing
Flip-flop 간 데이터 경로에서 setup check와 hold check가 무엇을 비교하는지, slack을 어떻게 계산하는지 정리한다.
읽기 ›
Case Study
증상, Root Cause, 해결과 검증까지 — NDA를 지켜 일반화한 실무 사례
Technical Domains
- Semiconductor Fundamentals0
- Timing & STA3
- Front-end & Logic0
- Library & PDK0
- Design Input & Constraints0
- Floorplan & Placement0
- CTS & Clock2
- Routing & Interconnect0
- Power Integrity0
- Signal Integrity0
- Physical Verification0
- Signoff1
- Packaging & System Integration0
- Methodology & Design Flow0
- EDA Tools & Automation0
- Engineering Issues0